Meta MTIA v2의 주요 사양
Meta MTIA v2는 TSMC 5nm 공정으로 제조되며, 클럭 속도를 1.35GHz(v1 대비 68.8% 증가), 전력 소비를 90W로 설계했습니다. 칩은 8×8 그리드의 64개 처리 요소(PE)를 탑재하고 있으며, 각 PE당 로컬 메모리 384KB, 온칩 메모리 256MB, 오프칩 LPDDR5 128GB의 계층적 메모리 구조를 갖추었습니다.
성능 및 메모리 구조
INT8 정밀도에서 354 TFLOPS의 GEMM 연산 성능과 희소 연산 활성화 시 708 TFLOPS의 성능을 제공합니다. 온칩 메모리 대역폭은 2.7TB/s, 오프칩 LPDDR5 대역폭은 204.8GB/s입니다. MTIA v1 대비 로컬 PE 저장소는 3배, 온칩 SRAM은 2배, LPDDR5 용량도 2배 증가했습니다.
시스템 구성 및 배포
최대 72개 가속기를 수용하는 랙 기반 시스템으로 설계되었으며, 각 섀시당 12개 보드를 포함합니다. PCIe Gen5로 업그레이드된 패브릭은 가속기 간 및 호스트-가속기 간 대역폭과 확장성을 크게 향상시켰습니다. 2024년 4월 공식 발표 이후 16개 데이터센터 지역에서 프로덕션 워크로드를 처리 중입니다.