CXL 4.0 Verification IP의 주요 특징
Cadence가 공식 발표한 CXL 4.0 Verification IP는 PCIe 7.0 규격과 동기화되어 있으며, 핵심적으로 레인당 데이터 레이트를 기존 64 GT/s에서 128 GT/s로 두배 증가시킨다. 프로토콜 레이턴시 증가 없이 링크 대역폭을 두배화하여 메모리 집약적 워크로드 및 가속기 중심 워크로드에서 현저히 높은 처리량을 가능하게 한다.
후방 호환성 및 번들 포트
CXL 4.0은 CXL 2.0 및 CXL 3.x와의 후방 호환성을 유지한다. 또한 번들 포트 개념을 도입하여 여러 물리적 CXL 링크를 단일 논리적 연결로 집계할 수 있으며, 이를 통해 효과적인 대역폭 증대와 확장성 개선이 이루어진다.
TripleCheck 기술 및 검증 지원
솔루션에는 광범위한 규격 준수 테스트 스위트, 포괄적인 커버리지 모델, 체계적인 검증 계획이 통합된 TripleCheck 기술이 포함되어 있다. CXL 4.0, CXL 3.2/3.1/3.0, CXL 2.0 규격을 지원하며 IP 레벨부터 SoC, 풀 시스템 레벨까지 검증을 가능하게 한다.