PCIe 6.0의 신호 방식 전환: 주파수 한계 극복
PCIe 5.0까지 사용된 NRZ(비복귀 영점) 신호 방식은 주파수 대역폭의 물리적 한계에 직면했습니다. 다음 세대에서 단순히 신호 주파수를 두 배로 높이는 것은 신호 무결성과 채널 손실 측면에서 실질적으로 불가능했습니다. PCIe 5.0 이후 또 다른 주파수 배증은 비현실적이었으므로, PCIe 6.0은 같은 Nyquist 주파수를 유지하면서 PAM4 신호 방식을 도입하여 64Gbps를 달성했습니다.
PAM4 신호 방식의 작동 원리 및 신호 품질 트레이드오프
PAM4는 기존의 2상태 NRZ 변조 방식을 진화시킨 것으로, NRZ에서는 심볼당 1비트를 전송하지만 PAM4는 같은 대역폭에서 심볼당 2비트를 전송하여 데이터율을 두 배로 증가시킵니다. PAM4는 Vcc ~ 0V, Vcc/3, (2×Vcc)/3, Vcc의 네 단계 신호 레벨을 사용하며, 각 단위 구간은 0-0, 0-1, 1-0, 1-1의 두 비트를 전송합니다. 그러나 이러한 밀집된 전압 레벨은 신호 대 잡음비를 33% 감소(9.5 dB)시켜 오류율 증가를 야기합니다.
신뢰성 강화 메커니즘: FEC와 CRC
PCIe 6.0은 경량 전향 오류 정정(FEC)과 순환 중복 검사(CRC)를 통합하여 PAM4 신호 방식과 관련된 비트 오류율을 완화합니다. 경량의 저지연 FEC와 강력한 CRC, 저지연 링크 수준 재시도 메커니즘을 Flit 기반 접근 방식과 결합하여 엄격한 저지연, 고 대역폭, 높은 신뢰성 목표를 충족합니다. PAM4/FLIT 인코딩으로의 전환은 상호 운용성 문제를 야기했으므로, PCI-SIG는 기존 NRZ 회로 및 논리와 공존할 수 있는 새로운 회로와 논리를 통합했으며, 이러한 추가 오버헤드는 각 모드를 위한 별도 핀과 슬롯 할당을 방지하기 위한 필요한 트레이드오프였습니다.